## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 62190542 A

(43) Date of publication of application: 20.08.87

(51) Int. CI

G06F 13/00 G06F 11/26

(21) Application number: 61033219

PROCESSOR BY SIMULATOR

(71) Applicant:

**NEC CORP** 

(22) Date of filing: 18.02.86

(72) Inventor:

SHINOHARA KAZUO

(54) INSPECTION SYSTEM FOR INPUT AND OUTPUT


(57) Abstract:

PURPOSE: To logically verify an input/output processor on a simulator by taking out a general input/output interface signal to simulate the operation of a peripheral controller by an input/output interface function simulating part.

CONSTITUTION: A control part 21 loads a verifying program onto a storage device model 41 and initializes a CPU logical model 42 on a logical simulation device 12 through a control interface 31 and instructs the model 42 to execute software instructions on the model 41. Operations of the CPU and the storage device are simulated on the device 12, and the verifying program of the model 41 is simulated and executed on the model 42. At the time of the an input/output instruction is executed, it is reported from the model 42 to an input/output processor logical model 43 to simulate the input/output processor. If the input/ output interface signal is changed on the model 43, an input/output interface function simulation part 22 detects this change to simulate the function of the operation of the peripheral controller and generates a response signal

onto a general input/output interface 32..

COPYRIGHT: (C)1987,JPO&Japio



## 19日本国特許庁(JP)

⑩特許出願公開

# ⑩ 公 開 特 許 公 報 (A) 昭62 - 190542

. ௵Int Cl.⁴

識別記号

庁内整理番号

每公開 昭和62年(1987)8月20日

G 06 F 13/00

301

6549-5B 7368-5B

審査請求 未請求 発明の数 1 (全4頁)

公発明の名称

シミユレータによる入出力処理装置検査方式

②特 類 昭61-33219

**会出 顧 昭61(1986)2月18日** 

**砂発明者 篠原** 

和雌

東京都港区芝5丁目33番1号 日本電気株式会社内

⑩出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

砂代 理 人 弁理士 井ノ口 壽

99 **å**#4 <sup>3</sup>

1. 発明の名称

シミユレーダによる入出力処理装置検査方式

## 2. 特許請求の範囲

記憶装置論理モデル、中央処理装置論理モデル、 ならびに入出力処理装置論理モデルを格納し、論 理国路のシミユレーションを行りための論理シミ ユレーション装置と、前記職理シミユレーション 装量に対して製御インメーフエースにより接続さ れ、シミユレーション動作を制御するための制御 部、ならびに前記論理シミユレーション装置に対 して汎用入出力インターフェースにより扱続され、 前配論理シミュレーション装置において前配入出 力処理装置論理モデル上に送出された前記机用入 出力インメーフエースの信号により周辺制御装置 の動作をシミュレートするための入出力インター フエース機能シミユレーション部から成る制御袋 誰とを其偽し、前記離理シミユレージョン鉄能上 **化検査の対象となる入出力処態装置を含む輸電**を デルを格納し、前記入出力処理委従の触理検証を

行うプログラムを前記論理シミュレーション装置上で與行させるとにより前記入出力処理装置がシミュレートされ、前記入出力処理装置を形成したの前記別用入出力インターフェース機能を受けるの数化をシミュレーンの前記別を受けると、前記別の数化をシミュレーンを設定した。 記論理シミュレーシを企業というの数とは、 記論理シミュレーシを変更上の入出力配論理シミュレーション装置上の入出力配置を必要といるとの表現である。 記述をデル上に数定して前記入出力処理を受けるといるように構成したとなってあるように構成した。 数とするシミュレータによる入出力処理を供養方式。

#### 8. 発明の詳細な説明

( 窒集上の利用分野 )

本発明は入出力処理装置の検査方式に関し、特 にハードウェアシミュレーションを使用して励理 検証を行う検査方式に関する。

(従来の技術)

従来、入出力処理袋童の開発検査は論理設計が

. ينور

## 特開昭62-190542(2)

終了した後、装置を製造し、製入出力処理装置を システムに接続して奥デバイスを使用して行つて いた。しかし、最近のように触型装置に専用高導 積輪礁回路を使用して設計を行うと、装盤を製造 する前に論世検証を行う必要がある。との要求に 対して論理シミエレーションシステムが開発され、 制理装置の設計時点で論理検証を行うことが可能 となつた。輸送シミユレーションシステムはソフ トウエアシステムで実現されているが、装置規模 が大きくなると触程モデルが大きくなり、シミユ レーション時間が長くなつて十分な論理検証を行 うととが困難である。しかし、ハードウエアによ る超高速輸出シミュレータの開発により、大規模 な難難シミユレーションを高速で実行することが 可能となつたため、複数の装置を含むシステムレ ベルの論理シミユレーションが実行可能となつて

(発明が解決しようとする問題点)

上述した従来の顧問シミュレーションシステム では脳強モデルを作成する必要があり、入出力処

とによつて実現したものである。

翻選シミュレーション装置は記憶装置輸電モデル、中央処理装置簡單モデル、ならびに入出力処理装置簡單モデルを格納し、輸型組路のシミュレーションを行うためのものである。

割卸装置は、設理シミュレーション装置に対して制御インターフェースにより接続され、シミュレーション的作を制制するための制御部、ならびに知理シミュレーション装置に対して汎用入出力インターフェースにより接続され、前型シミュレーション装置において入出力処理装置を耐電モデル上に送出された利用入出力インターフェースの住号により周辺削御装置の動作をシミュレーション部から成るものである。

本発明にかいては上記書成で、論理シミュレーション装置上に検査の対象となる入出力処理装置 を含む論理モデルを格納し、入出力処理装置の論 理校証を行うプログラムを監理シミュレーション 装削上で実行させることにより入出力処理装置が 理装数の論理検証を行うためには、入出力装置の 上位装置である中央処理装置、および、下位装置である周辺装置の簡単モデルを作成する必要がある。しかし、周辺装置は機械部品を含むので論理モデルを作成するととが困難であり、入 出力処理装置の論理検証を論理ンジュレーションによつで行うととができるという欠点がある。

本発明の目的は、ハードウエアシミュレーチ 装性上の入出力処理装置胸理モデルの汎用入出 カインターフェース信号を収出し、入出力インターフェース機能シミュレーション機構とと 周辺制御装置の動作をシミュレートするとに はり、上記欠点を除去し、入出力処理装置の 型検証を論理シミュレーションによって とができるように構成した、シミエレータに る入出力処理装置検査方式を提供するととに る入

( 附随点を解決するための手段 )

本発明のシミユレータによる入出力処理装績検 変方式は、輸理シミユレーション装置と制御装置

シミュレートされ、入出力処理装置施理モデル上の汎用入出力インターフェースの信号が変化し、 入出力インターフェース機能シミュレーション部が上記信号の変化を認識すると周辺制御装置の動作をシミュレートし、結果を勘理シミュレーション装置上の入出力処理装置物理モデル上に設定することにより輸出シミュレーション装置上で入出力処理装置の簡型検証を行うことができるように 構成したものである。

(事無例)

次に、本発明について図面をお照して説明する。 集1図は、本発明によつて構成したシミニレー タによる入出力処理装置検査方式を実現する一実 施例を示すプロック構成的である。 様小図にかい で、1はハードウエアシミニレータ、11は制料 装置、12は制理シミニレーション装置、21は 制御部、22は入出力インターフエース機能シミニレーション部、31は制御インターフエース、 22は別用入出力インターフエース、41は記憶 装置無理モデル、42は中央処理装置施限モデル、

, y<sub>2</sub>.

4.3 は入出力処理装盤簡単モデルである。

次に、入出力処理装置検証用プログラムを使用して行う入出力処理装置の調理検証制作を設明する。 動制部 2 1 の制御により、制御装置 1 1 に接続された外部ファイル(図示してない)から論理

装置論理モデル43K上記実行が通知され、入出 力処理装置がシミュレーションされる。入出力処 理装置船理モデル43上で入出力命令により指定 された根能がシミユレーションされ、入出力イン メーフエース信号を変化させる。制御装置11上 の入出力インチーフエース機能シミユレーション **毯22は、汎用入出力インメーフエース32を介** して入出力処理袋置幽理モデル43上のインター フェース信号を監視しており、信号の変化を検出 **すると周辺制御装置の動作の機能をシミュレーシ** ョンし、汎用入出力インメーフエース32上への 応答信号を生成する。入出力インターフエース級 能シミユレーション部22は別用入出力インター フェース32上の信号を入出力処理装置脳型モデ ル43上に送出し、これによつて入出力インメー フエース信号を設定する。

以上述べた別仰を談返すことにより、観選シミュレーション装置上のモデルで入出力処理装置検 証ブログラムが契行され、これによつて入出力処 登装量の観理検証を実成することができる。 シミュレーション装置13上へ脳理モデルを格納 する。属型モデルは記憶装置
動型モデル41、中央処理装置
脳型モデル42、ならびに入出力処理 装置
脳理モデル43から構成されており、ブログ ラムの実行扱境を提供する。

制御部 2 1 は、外部ファイル(図示していない)から入出力処理を散検証用プログラムを記憶接版制理をデル41上へロードする。制御理シミュレーション装置12上の中央処理を開催シミニル42を初期改定し、記憶装置をデル41上のファンをでは、記憶を指示する。論理シミュレーション装置12上では中央処理を変えらびは疑びラントでは、12上の論理をデル42上でションを放置をデル41上の論理をデル42上でションを放置をデル41上の論理をデル42上でションを放置をデル41上の論理をデル42上でションを放置によって入出力命令が実行される。論理シミュレーションを放置によって表出力の論理をデル42から入出力命令が実行によって入出力命令が実行される。中央処理装置は過程をデル42から入出力処理

#### (発明の効果)

以上説明したように本発明は、ハードウェブシミュレータ装飾上の入出力処理装置論理モデルの 汎用入出力インターフェース借号を収出し、入出 力インターフェース機能シミュレーション部によ り周辺割御装置の動作をシミュレートすることに より、シミュレータ上で入出力処理装置の論理検 証を行うことができるという効果がある。

また、周辺調御装置を機能シミュレーションにより実現しているので、正常動作だけではなく入 出力インメーフエース上のダイブログとしての異 常動作についても職理検証できるという効果がある。

### 4. 製面の簡単な説明


親1 図は、本発明によつてシミュレータによる 入出力処理装置検査方式を実現する一実施例を示 すプロック図である。

- 1 . . . ハードウエアシミコレータ
- 11 · · · 制御抜催
- 12・・・編建シミユレーション装置

# BEST AVAILABLE COPY

## 特開昭62-190542 (4)

- 21・・・制御部
- 2 2 ・・・入出力インターフェース機能シミュ レーション部
- 31・・・誘御インターフエース
- 3.2・・・汎用入出力インターフェース
- 41・・・配像装数偏覆モデル
- 4.2・・・中央処理装置論報モデル
- 4.3・・・入出力処理装置編弾モデル



特 許 出 顧 人 日本電気株式会社 代理人 弁型士 井 ノ ロ おお